# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43)Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

61-087492

(71)

ANRITSU CORP

number:

Applicant:

(22)Date of filing:

16.04.1986


(72)Inventor: SAITO SUMIO

## (54) PULSE OUTPUT APPARATUS

## (57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



19 日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62-245167

⑤Int Cl.\*

識別記号

庁内整理番号

砂公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

**<sup>図</sup>発明の名称** パルス出力装置

②特 願 昭61-87492

②出 願 昭61(1986)4月16日

⑫発 明 者 斉 藤 澄 夫 東京都港区南麻布5丁目10番27号 アンリツ株式会社内

⑪出 願 人 アンリッ株式会社 東京都港区南麻布5丁目10番27号

20代 理 人 弁理士 鈴江 武彦 外2名

明 柳 割

1. 発明の名称

パルス出力装置

2. 特許請求の範囲

飽和時に多数キャリアの蓄積効果の無いスイッチング素子をソース接地形として 機成したソース接地形と

外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン選圧を決定してオフセット選圧を制御するオフセット制御手段と、

外部から入力される振幅制御信号と前記オフセット制御信号とを加算し、この加算出力信号を用いて前記ソース接地形論理回路のソース環圧を規定し、該ソース接地形論理回路の出力振幅を可変する振橋制御手段と、

前記加算出力信号を受領して前記ソース接地形 論理回路のゲートバイアスを常に最適な値に設定 するトラッキング手段と

を具備したことを特徴とするパルス出力装置。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、バルス出力装置に係わり、特に高周波領域においても出力振幅およびオフセット選圧の変化幅を大きく可変できるバルス出力装置に関する。

#### (従来の技術)

近年、PCM(パルス符号変調)通信におけるデータ情報量のG(ギガ)ピット化、GaAAsを用いた論理集積回路、周高速審込み設出し可能なRAM(ランダム・アクセス・メモリ)等の研究開発が進められている。このような超高変には対する半導体素子又は装置の動作する半導体状の試験用信号を出力する装置が必要となってくる。

この試験用信号は周波数及びデータの種類を様々に変化できることは勿論のこと、被試験物としての半導体素子又はこれ等を組込んだ装置の入力 版幅およびスレッショルド電圧の余裕度を調べる ために、前記試験用信号のパルス振幅およびオフ セット電圧が任意に可変できることが必要不可欠 である。

このように構成されたパルス出力装置において、 出力場子7から出力される出力パルス個号の振幅 は、入力端子8から入力される振幅制御信号にて

トランジスタ1a、1bの薄酒時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソース 関電圧Vo)が低くなる。一般に、トランジスタの高周波領域における利得および位相特性を示すトランジション周波数ででは前記コレクタ・エミッタ間電圧Vcが低くなる程小さくなる。その結果、出力パルス信号の振幅を大きくすると、パルス波形の立上り/立下がり時間が長くなり、波形特性が劣化する関係が生じる。

また、出力パルス信号の低幅を一定に、オーロのにはは、カーには、カーロのには、カーのには、カーロのには、カーロのには、カーロのには、カーロのには、カーロのには、カーロのには、カーのには、カーロのには、カーロのには、カーロのには、カーロのには、カーのには、カーロのにはは、カーロのには、カーロのにはは、カーロのにはは、カーロののにはは、カーロのにはは、カーロのにはは、カーロのにはは、カーのにはは、カーのにはは、カーのには、

関節される定電流回路3により定まるエミッタ電流値!「5」とトランジスタ1bの負荷抵抗4bの抵抗値R4 との積(imR4)により決定される。したがって、振幅輌節信号を変化させることにより、所望の振幅値を得ることができる。

しかしながら、第4回に示す差動論理回路2で 構成されたパルス出力装置においては男のような 間野がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま振幅のみを大きく える場合、振幅制御信号の電圧を大きくし定電流 回路3によりエミッタ電流値「Eを大きくなると、 要があるが、エミッタ電流値「Eが大きくなると、

低下するので、リンギング現象は発生しなくなるが、立上り/立下がり時間が長くなる問題がある。このように出力パルス信号の振幅又はオフセット電圧を変化させると、トランジスタ1 a . 1 b のトランジション周波数で、が変化するため、立上り時間/立下がり時間およびリンギング現象等が出力パルス信号のパルス周期に対して問題となるような高周波領域においては使用できない欠点

さらに、 奏動 論理 図路 を構成するトランジスタ 1 a. 1 b として G a A s F E T を使用した 場合、 F E T のドレイン・ソース間の定格電圧は 一般のシリコン・トランジスタのコレクタ・エミッタ 間の定格電圧に比例して低くなるために、 出力パルス信号におけるオフセット電圧の可変範囲を広くとれない問題がある。

そこで、以上のような問題を解決するために、 従来、第5回に示すようなパルス出力装置が提案 されている。すなわち、差動論理回路12のトランジスタ116のコレクタは可変減衰器14の入

があった。

カ増子に接続され、一方、出力増子はコンデン場子 15を介して出力パルス信号をインダクタクタンを 16年からにはいかかりからにはいるとして、おりのではないのではない。 17日本を介してオフセット制御回路18のではないのではないのではない。 17日本のではいるのではないのはないのでは、このを制御はいるのでは、このカリカ増にのはいるのでは、カカロセットト制を 19に接続されている。このオフマトト 19に接続されているのでは、カカロでは、カカロでは、カカロのカリカ増子16に接続されている。 11日の1日に接続されている。 11日の1日に接続されている。 11日の1日に接続されている。

このようなパルス出力装置において、定電衆回路13の出力を調整して差動論理回路12から出力される出力パルス信号の仮幅を最大館に固定する。そして、可変減費器14にてその振幅を減費させた後、減費された出力パルス信号のうち交流は分をコンデンサ15を介して出力端子16へ渉き、直流成分をインダクタンス17aを介してオ

(発明が解決しようとする問題点)

しかしながら、第5図に示すような構成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差動論理 回胃12から出力される出力パルスを減衰させる ための可変減衰器14は周波散特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減度度を選続的に変化させることが困難であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可変減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるパルス信号の直流成分を分離する インダクタンス178とオフセット制御回路18 の出力信号を交流成分に合成するインダクタンス 17 0とは低域通過周波数に限度があり、低域周 複数成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス信用波形にサグが 発生する熟念がある。

また、スイッチング動作を行わせる基本回路と して、差動論理回路12を使用しているが、その フセット制御回路18ペイカする。そして入のです。 このの子 1 9 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 1 8 1 8 1

しかも、差動論理回路12から出力されるバルス信号の波形、振幅、オフセット電圧は常に一定であるので、可変減衰器14以降の回路の振幅、位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力パルス信号の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、高速度スイッチング動作が不向きとなる。また、差動論理回路12は溥通頻素子の帰還量が大きくなり、数少な浮遊容量であっても回路的に不安定な状態となり、その不安定性が原因となってリンギング現象が発生する。

・本発明は以上のような実情に基づいてなされたもので、 直流から高周被領域までの広い 周波 数帯域にわたっ て出力 パルス 信号の振幅及びオフセット 電圧を、 入力 パルス 信号の 波形を劣化させずに 大幅に 可変 し 得る パルス出力 装置を 提供する ことを目的とする。

(問題点を解決するための手段)

本発明によるパルス出力装置によれば、飽和時に多数キャリアの番積効果の無いスイッチング発子をソース接地形として構成したソース接地形は見たのは、外部から入力されるオフセット制御はほけておけるでは、ないので、

登号と前記オフセット 初加信号とを加貫し、この加算出力信号を用いて前記ソース接地形論理回路の切り のソース 俄圧を規定し、 該接地形論 理回路の出力 低幅を可変する 仮観 初 単手段と、 前 記 加 戸出り 信号を受誦して 前記ソース接 地形 総理 回路 のゲート パイアス を常に 最適な 値に 設定する トラッキング 手段とを 備え、上記目的を達成せんとするものである。

#### (作用)

館にはオフセット制御手段24および出力塩子 25が接続され、ソース側には最幅制御手段26 が接続されている。

前記版幅刻即手段26は、 振幅刻即信号AMCとオフセット制即信号OFCとを加貸し、この加算出力信号に基づいて前記ソース接地形論理回路21の出21のソース電圧を規定し、 該論理回路21の出力パルス信号の場幅を可変するものであって、 具体的には外部から振幅制即信号AMCが入力される嫡子26aと、この端子24aからのオフセッ

地形論理回路のソース電圧を制御し出力振幅を可変するとともに、前記加算出力信号に応じてソース接地形論理回路のゲート制御信号等に応じてよりによるソース接地形論理回路のゲート電圧をシフトでするとが可能となり、回路的に安定性を履行させることが可能となりに設定することができる。

#### (実施例)

以下、本発明の一実施例について第1図を参照して説明する。同図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形倫理回路であって、このFET21aはスイッチング集子としての機能を有し、かつ、ソース側がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力増子22に入力される入力パルス信号Sinがトラッキング手段23を通って入力され、一方、ドレイン

ト 制御信号 O F C と 媚子 2 6 a からの 振幅制御信号 A M C とを加算する 選圧加算部 2 6 b と、例えば 増幅度「1」に設定された 増幅器 2 6 c とにより構成されている。

前記トラッキング手段23は、前記電圧加算部 26 b から出力される加算出力信号に応じてソー ス接地形論理回路21のゲートバイアスをシフト し、常に展過なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、振幅制御信号AMC等によってFET 21aのゲート・ソース間電圧が変化するので、 これらの点に着自してFET21aの動作の安定 化を放促するために設けられたものである。具体 的には、抵抗23aおよび23bに流れる電流と 低抗23aとの様で与えられるレベルシフト電圧 を得るパイアスシフト回路と、前記加算出力低身 の変化に追従させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの風遊ゲー

## 特開昭62-245167 (5)

トパイアスを得る期幅器 2 3 c と、 高周波信号成分をパイアスするパイアス 第子 2 3 d とで 構成されている。

27は入力負荷抵抗、28は出力負荷抵抗である。

次に、以上のように構成された装置の動作を説明する。今、説明の便宜上、例えばオフセット訓別信号OFCが零Vの場合について達電流はフェット訓別信号OFCが零Vの場合、定電流の課金・定の状態において出力端子25から2Vの振幅を有する出力パルス信号を得る場合、振暢訓測信号AMCとしては-2Vの電圧を端子26aに供給する。

そうすると、オフセット制御信号電圧が築Vであるので、電圧加算部266からは扱幅制節信号 AMCと等価な電圧の加算出力信号が取り出され、 増幅器26cおよびトラッキング手段23の増幅 器23cに供給される。このとき、一方の増幅器 26cは増幅本[1]に設定され、よって監幅制 都信号電圧がFET21aのソース電圧として a の 以 で され、また他方の増幅器 2 3 はFET21aの 投 a なシフト電圧 V に な な シカ が a の 最 a が c い a の a に b の な は な か の 増幅率 k に に y の な は な か の 増幅率 k に c か な が c と b は な が c か c と b は な い b は a の b は な い b は a の b れ な は な な に か c に 対 し て か c に 対 c に な る 様 に し て お け ば よ い 。 が 2 V + V r に な る 様 に し て お け ば よ い 。

せって、例えば入力塊子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率kに設定しておけば、振幅制御信号AMCひいては加厚出力信号によって所定の電流がバイアスシフト回路に流入され、この結果、図示する様なシフト電圧Vsだけシフトされ、FET21aの増加オン電圧Vrと電源電圧Vs

備子25から第2因に示すような出力パルス信号 Sout を得ることができる。

次に、振幅1Vの出力バルス信号を得る場合、 端子26aに-1Vの振幅初脚信号AMCを供る する。これによりFET21aのソース電位が -1Vとなり、FET21aのオン・オフ助作に よって1Vの振幅を有する出力パルス信号が得に れる。この時、増幅器23cの出力は振幅制御信 号AMCに応じて変化するので、所定のバイに最適 ゲートバイアス電圧が与えられる。

出力パルス信号の返幅が1Vの時、端子24aに1Vのオフセット製御信号OFCを供給すると、この電圧が定電旋乗24bにより電流変換され、インダクタンス24cを介して出力負荷抵抗28に電流が流れる。このとき、出力負荷抵抗28が開えば50Ωであれば、1Vのオフセット制御信号OFCに対し20mAの割合となる。この電流により出力負荷抵抗28にオフセット電圧が生じるが、このときオフセット制御信号OFCにより

次に、第3回は本発明装置の他の実施例を示す 図である。この装置はトラッキング手段23とオフセット制御手段24とを改良したにものである。と トラッキング手段23は、具体的には抵抗23と とコンデンサ23 f とで積分回路を構成して入た 信月Sinの直流平均電圧を取得する直流平均 取得回路と、この直流平均電圧取得回路によって 限得られた直流平均電圧をFFT21aの飽和電圧

## 特開昭 62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路239と、バイアス電圧顔23hと、前記電圧 増減回路出力とバイアス電圧源23hのバイアス 電圧との加算信号に対し、前記増幅器 2.6 c の出 力電圧を与えてパイアス電圧のシフトを行う電圧 加算部23iと、高周波帯域成分をバイバスする バイパス回路23jとを有し、前記電圧加算部 23 i の出力をパイパス回路23 jを介して FET21aのゲートに最適なゲートバイアス電 圧として与える個成である。また、オフセット切 脚手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器24dとして×2の増幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1倍 のオフセットが印加される。

なお、本発明は、上記実施例に限定されずその 要旨を逸脱しない範囲で種々変形して実施できる。 (発明の効果)

以上詳記したように本発明によれば、入力信号


22…入力 昭子、23…トラッキング手段、 23c… 増幅器、24…オフセット制御手段、 25…出力増子、26…振幅制御手段、26b… 電圧加厚部、26c…増幅器。

出版人代理人 弁理士 鈴江武彦


#### 4. 図面の簡単な説明

第1図ないし第2図は本発明に拘るバルス出力 装置の一実施例を説明するために示したもので、 第1図は本発明装置の一実施例としての構成図、 第2図は第1図のトラッキング手段を説明する図、 第3図は本発明装置の他の実施例を示す構成図、 第4図および第5図はそれぞれ従来装置を説明する構成図である。


21…ソース接地形論理回路、21a…FET、



第 2 図



第 1 圆



第 3 図

# 特開昭62-245167 (8)

